晶圆WOLFV3 ****技术 8寸晶圆片光刻片

晶圆是制造半导体芯片的基本材料，半导体集成电路****主要的原料是硅，因此对应的就是硅晶圆。

硅在自然界中以硅酸盐或二氧化硅的形式广泛存在于岩石、砂砾中，硅晶圆的制造可以归纳为三个基本步骤：硅提炼及提纯、单晶硅生长、晶圆成型。

首先是硅提纯，将沙石原料放入一个温度约为2000 ℃，并且有碳源存在的电弧熔炉中，在高温下，碳和沙石中的二氧化硅进行化学反应（碳与氧结合，剩下硅），得到纯度约为98%的纯硅，又称作冶金级硅，这对微电子器件来说不够纯，因为半导体材料的电学特性对杂质的浓度非常敏感，因此对冶金级硅进行进一步提纯：将粉碎的冶金级硅与气态的进行氯化反应，生成液态的*，然后通过蒸馏和化学还原工艺，得到了高纯度的多晶硅，其纯度高达99.999999999%，成为电子级硅。

接下来是单晶硅生长，****常用的方法叫直拉法。如下图所示，高纯度的多晶硅放在石英坩埚中，并用外面围绕着的石墨加热器不断加热，温度维持在大约1400 ℃，炉中的空气通常是惰性气体，使多晶硅熔化，同时又不会产生不需要的化学反应。为了形成单晶硅，还需要控制晶体的方向：坩埚带着多晶硅熔化物在旋转，把一颗籽晶浸入其中，并且由拉制棒带着籽晶作反方向旋转，同时慢慢地、垂直地由硅熔化物中向上拉出。熔化的多晶硅会粘在籽晶的底端，按籽晶晶格排列的方向不断地生长上去。因此所生长的晶体的方向性是由籽晶所决定的，在其被拉出和冷却后就生长成了与籽晶内部晶格方向相同的单晶硅棒。用直拉法生长后，单晶棒将按适当的尺寸进行切割，然后进行研磨，将凹凸的切痕磨掉，再用化学机械抛光工艺使其至少一面光滑如镜，晶圆片制造就完成了。

单晶硅棒的直径是由籽晶拉出的速度和旋转速度决定的，一般来说，上拉速率越慢，生长的单晶硅棒直径越大。而切出的晶圆片的厚度与直径有关，虽然半导体器件的制备只在晶圆的顶部几微米的范围内完成，但是晶圆的厚度一般要达到1 mm，才能保证足够的机械应力支撑，因此晶圆的厚度会随直径的增长而增长。

晶圆制造厂把这些多晶硅融解，再在融液里种入籽晶，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗晶面取向确定的籽晶在熔融态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过切段，滚磨，切片，倒角，抛光，激光刻，包装后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。

基本原料

晶圆表面附着大约2um的Al2O3和甘 油混合液保护层,在制作前必须进行化学刻蚀和表面清洗。

初次氧化

由热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术：干法氧化Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。干法氧化通常用来形成，栅****二氧化硅膜，要求薄，界面能级和固定低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等的数量的多少。湿法氧化时，因在于OH基SiO2膜中的扩散系数比O2的*i 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出(dSiO2)/(dox)=(nox)/(nSiO2)。SiO2膜很薄时，看不到，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或仪等测出。SiO2和Si界面能级密度和固定可由MOS二****管的特性求得。(100)面的Si的界面能级密度，约为10E+10-- 10E+11/cm ?2.eV-1 数量级。(100)面时，中固定较多，固定电荷密度的大小成为左右阈值的主要因素。

热CVD

热CVD(HotCVD)/(thermalCVD)

此方法生产性高，梯状敷层性佳(不管多凹凸不平，深孔中的表面亦产生反应，及可到达表面而附着薄膜)等，故用途****广。膜生成原理，例如由挥发性金属卤化物(MX)及(MR)等在中化学反应(热分解，氢还原、氧化、替换反应等)在基板上形成、、、、、高熔点金属、金属、等薄膜方法。因只在下反应故用途被限制，但由于其可用领域中，则可得致密高纯度物质膜，且****强，若用心控制，则可得安定薄膜即可轻易制得触须()等，故其应用范围****广。热CVD法也可分成常压和低压。低压CVD适用于同时进行多片基片的处理，压力一般控制在0.25-2.0Torr之间。作为栅电****的多晶硅通常利用HCVD法将SiH4或Si2H。气体热分解（约650oC）淀积而成。采用选择氧化进行器件隔离时所使用的薄膜也是用低压CVD法，利用氨和SiH4 或Si2H6反应面生成的，作为层间绝缘的SiO2薄膜是用SiH4和O2在400--4500oC的温度下形成SiH4+O2-SiO2+2H2或是用Si(OC2H5)4(:tetra ethoxy silanc)和O2在750oC左右的下反应生成的，后者即采用TEOS形成的SiO2膜具有台阶侧面部被覆性能好的优点。前者，在淀积的同时导入PH3 气体，就形成磷硅玻璃（ PSG： phosphor silicate glass）再导入B2H6气体就形成BPSG(borro ? phosphor silicate glass)膜。这两种薄膜材料，下的流动性好，广泛用来作为表面平坦性好的层间绝缘膜。

热处理

在涂敷光刻胶之前，将洗净的基片表面涂上附着性增强剂或将基片放在惰性气体中进行热处理。这样处理是为了增加与基片间的粘附能力，****显影时光刻胶图形的脱落以及****湿法腐蚀时产生侧面腐蚀(sideetching)。的涂敷是用转速和旋转时间可自由设定的甩胶机来进行的。首先、用吸引法将基片吸在甩胶机的吸盘上，把具有一定粘度的滴在基片的表面，然后以设定的转速和时间甩胶。由于的作用，在基片表面均匀地展开，多余的光刻胶被甩掉，获得一定厚度的光刻胶膜，光刻胶的膜厚是由光刻胶的粘度和甩胶的转速来控制。所谓，是对光、电子束或X线等敏感，具有在显影液中溶解性的性质，同时具有耐腐蚀性的材料。一般说来，正型胶的分辨率高，而负型胶具有感光度以及和下层的粘接性能好等特点。光刻工艺精细图形(分辨率，清晰度)，以及与其他层的图形有多高的位置吻合精度(套刻精度)来决定，因此有良好的光刻胶，还要有好的*系统。

除氮化硅

此处用干法氧化法将氮化硅去除

离子注入

离子布植将硼离子 (B+3) 透过 SiO2 膜注入衬底，形成P型阱离子注入法是利用电场加速杂质离子，将其注入硅衬底中的方法。离子注入法的特点是可以精密 地控制扩散法难以得到的低浓度杂质分布。MOS电路制造中，器件隔离工序中****寄生沟道用的沟道截断，调整用的沟道掺杂， CMOS的阱形成及源漏区的形成，要采用离子注入法来掺杂。离子注入法通常是将欲掺入半导体中的杂质在中离子化， 然后将通过质量分析磁****后选定了离子进行加速，注入基片中。

退火处理

去除光刻胶放高温炉中进行退火处理 以消除晶圆中缺陷和内应力，以恢复晶格的完整性。使植入的掺杂扩散到替代位置，产生电特性。

去除层

用去除氮化硅层，掺杂磷 (P+5) 离子，形成 N 型阱，并使原先的SiO2 膜厚度增加，达到阻止下一步中n 型杂质注入P 型阱中。

去除SIO2层

退火处理，然后用 HF 去除 SiO2 层。

干法氧化法

干法氧化法生成一层SiO2 层，然后LPCVD 沉积一层氮化硅。此时P 阱的表面因SiO2 层的生长与刻蚀已低于N 阱的表面水平面。这里的SiO2 层和氮化硅的作用与前面一样。接下来的步骤是为了和栅****与晶面之间的。

光刻技术和离子

利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层。

湿法氧化

生长未有氮化硅保护的 SiO2 层，形成 PN 之间的隔离区。

生成SIO2薄膜

去除氮化硅，然后用 HF 溶液去除栅隔离层位置的 SiO2 ，并重新生成品质更好的 SiO2 薄膜 , 作为栅****氧化层。

氧化

LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅****结构，并氧化生成 SiO2 保护层。

形成源

表面涂敷光阻，去除 P 阱区的光阻，注入* (As) 离子，形成 NMOS 的源。用同样的方法，在 N 阱区，注入 B 形成 PMOS 的源漏****。

沉积

利用 PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。

沉积掺杂硼磷的

含有硼磷杂质的SiO2 层，有较低的熔点，硼磷氧化层(BPSG) 加热到800 oC 时会软化并有流动特性，可使晶圆表面初级平坦化。

深处理

溅镀****层金属利用光刻技术留出金属接触洞，溅镀钛+ 氮化钛+ 铝+ 氮化钛等多层。离子刻蚀出布线结构，并用PECVD 在上面沉积一层SiO2 。并用SOG (spin on glass) 使表面平坦，加热去除SOG 中的溶剂。然后再沉积一层，为沉积第二层金属作准备。

（1） 薄膜的沉积方法根据其用途的不同而不同，厚度通常小于 1um 。有绝缘膜、薄膜、金属薄膜等各种各样的薄膜。薄膜的沉积法主要有利用化学反应的CVD(chemical vapor de*ition) 法以及的PVD(physical vapor de*ition) 法两大类。CVD 法有法、HCVD ， PECVD 等。PVD 有法和真空蒸发法。一般而言， PVD 温度低，没有*问题； CVD 温度高，需达到1000 oC 以上将气体解离，来产生化学作用。PVD 沉积到材料表面的较CVD 差一些， PVD 适用于在，而制程中的金属导电膜大多使用PVD 来沉积，而其他绝缘膜则大多数采用要求较严谨的CVD 技术。以PVD 被覆硬质薄膜具有高强度，耐腐蚀等特点。

（2） 真空蒸发法（ Evaporation De*ition ）采用或感应加热或者电子束等加热法将原料蒸发淀积到基片上的一种常用的成膜方法。蒸发原料的分子（或原子）的平均自由程长（ 10 -4 Pa 以下，达几十米），所以在真空中几乎不与其他可直接到达基片。到达基片的原料分子不具有表面移动的，立即凝结在基片的表面，所以，在具有台阶的表面上以真空蒸发法淀积薄膜时，一般，表面被覆性（覆盖程度）是不理想的。但若可将Crambo真空抽至超高真空（ <10 – 8 torr ），并且控制电流，使得欲镀物以一颗一颗原子蒸镀上去即成所谓分子束磊晶生长（ MBE ： Molecular Beam Epitaxy ）。

（3） 溅镀（ Sputtering De*ition ） 所谓溅射是用高速粒子（如*离子等）撞击表面，将固体表面的原子撞击出来，利用这一现象来形成薄膜的技术即让 等离子体中的离子加速，撞击原料靶材，将撞击出的靶材原子淀积到对面的基片表面形成薄膜。法与真空蒸发法相比有以下的特点：台阶部分的被覆性好，可形成大面积的薄膜，形成的薄膜，可获得和化合物靶材同一成分的薄膜，可获得绝缘薄膜和高熔点材料的薄膜，形成的薄膜和下层材料具有良好的密接性能。因而，和布线用的铝合金（ Al-Si, Al-Si-Cu ）等都是利用法形成的。****常用的法在平行平板间接上高频（ 13.56MHz ）电源，使（压力为1Pa ）化，在靶材溅射出来的原子淀积到放到另一侧电****上的基片上。为****成膜速度， 通常利用来增加的密度， 这种称为装置（ magnetr*putter apparatus ），以高电压将通入*体游离，再藉由电场加速吸引带正电的 离子，撞击在阴****处的靶材，将欲镀物打出后沉积在基板上。一般均加磁场方式增加电子的游离路径，可增加气体的解离率，若靶材为金属，则使用DC 即可，若为非金属则因靶材表面累积，导致往后的与之相斥而无法继续吸引正离子，所以改为RF 电场（因场的振荡频率变化太快，使正离子跟不上变化，而让RF-in 的地方呈现效应）即可解决问题。

光刻技术定出 VIA 

沉积第二层金属，并刻蚀出连线结构。然后，用 PECVD 法和氮化硅保护层。

光刻和离子刻蚀

定出 PAD 位置。

****后进行退火处理

以保证整个 Chip 的完整和连线的连接性。