2.串扰
串扰对于高速设计者来说,不是一个陌生的词,高速pcb设计电源完整性,信号速率大于1G以后,我们都知道一个3W的布线原则。随着速率的升高,****高难度高速pcb设计,3W布线原则已经远远不能解决高速PCB的串扰问题
哪些因素会给高速链路带来串扰呢?布线并不是PCB设计的串扰瓶颈,我们总是有空间或者花更多的成本来规避这个问题。实际上,连接器的串扰、芯片的封装串扰、连接器的封装串扰及走线的层间串扰、BGA的孔串扰,才是10G以上高速设计需要去*的难题。
(3)遵守紧耦合的原则,当两条差分信号线距离很近时,青海高速pcb设计,电流传输方向相反,其磁场相互抵消,电场相互耦合,电磁辐射也要小得多。为减少损耗,高速差分线换层时可以在换层孔的附近添加地过孔。
(4)走线尽可能地短而直,信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去。所以对诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。避免出现太多的拐弯,高频电路布线的引线****z好采用全直线,需要转折,